[Regiters]
: 각각의 특수한 기능을 하는 레지스터를 지정을 해놓은 방식이다.
[위 레지스터들을 갖는 기본 컴퓨터에서의 데이터 이동 방식 - Bus system]
LD(Load), INR(Increment), CLR(Clear)를 갖는 레지스터
해당 레지스터(AR, PC, DR, AC, TR)는 우리가 앞에서 배웠던 병렬 로드 카운터 레지스터를 12bit로 구현한 것이다.
LD(Load)를 갖는 레지스터
해당 레지스터(IR, OUTR)는 우리가 앞에서 배웠던 병렬 로드 레지스터를 12bit 또는 8bit로 구성한 것이다.
레지스터를 선택하는 방식
| S2 | S | S | Register |
| 0 | 0 | 0 | |
| 0 | 0 | 1 | AR |
| 0 | 1 | 0 | PC |
| 0 | 1 | 1 | DR |
| 1 | 0 | 0 | AC |
| 1 | 0 | 1 | IR |
| 1 | 1 | 0 | TR |
| 1 | 1 | 1 | Memory |
레지스터는 Select에 의해서 레지스터가 선택된다. 상태도를 그려보면 위와 같다.
따라서, Select의 조합으로 해당 레지스터의 값이 common bus에 올라가게 된다.
bus 자체는 16bit이지만, 연결된 레지스터들은 다양한 크기의 bit를 가지고 있다. 따라서 상위 bit는 모두 0으로 채우고 나머지에 해당 레지스터의 값이 연결된다. 즉, select가 001일 때, AR이 bus에 연결되지만, AR은 12 bit이기 때문에 상위 4개의 bit는 모두 0으로 채워지게 되는 것이다.
또한, 버스의 값을 가져오는 경우에도 AR에 LD가 1인 경우 bus의 16bit중 하위 12bit만 읽어오고, OUTR에 LD가 1인 경우 bus의 16bit중 하위 8bit만 읽어온다.
데이터를 교환하는 경우(DR, AR)
'2학년 2학기 > 컴퓨터 구조' 카테고리의 다른 글
| 5.4 Timing and control (0) | 2024.10.27 |
|---|---|
| 5.3 Computer Instructions (0) | 2024.10.27 |
| 5.1 Instruction codes (0) | 2024.10.27 |
| ch1 중요 문제 유형 (0) | 2024.10.17 |
| ch3 중요 문제 유형 (0) | 2024.10.16 |
