5.9 Design of basic computer

1. 기본적인 컴퓨터의 구성요소

 

 

 

---

 

 

2. Register의 LD, INR, CLR 설계

AR의 LD, INR, CLR

AR을 변경한다는 것은 " AR ← ? " 형태의 모든 수식들이다. 따라서, 이전에 배웠던 " AR ← ? " 형태를 모두 가져와보면 아래와 같다.

 

이렇게 "AR ← ?" 가져왔을 때 상위 3개는 Load에 관한 내용이고, RT₀은 Clear에 관한 내용, D₅T₄ 는 Increment에 관한 내용이라는 것을 알수 있다.

 

 

그래서 분류를 해보면 위의 사진과 같고 이를 논리 게이트로 표현해보자.

 

 

 

이런식으로 해당 레지스터를 변경시키는 모든 수식을 가져오고 그 변경된 값을 LD, INR, CLR로 분리하여 논리 게이트를 만들 수 있다.

 

 

---

 

 

3. Memory의 Read 설계

 

Memory를 Read한다는 것은 " ? ← M[AR] " 형태를 가지는 모든 수식을 말한다. 

 

• RT₁: IR ← M[AR]
• D₇IT₃: AR ← M[AR]
• D₀T₄: DR ← M[AR]
• D₁T₄: DR ← M[AR]
• D₂T₄: DR ← M[AR]
• D₆T₄:  DR ← M[AR]

위 수식들을 간소화 하면 아래와 같다.

 

 

 

---

 

 

4. Single flip-flop에 대한 설계

24:00

 

위의 작동되는 핵심 포인트는 "T, B끼리는 서로 베타적이다."라는 것이다. 

 

• T₀가 1일 때는 나머지 T들은 모두 0이기 때문에 p가 1인 조건에서는 무조건 T₂는 0이 된다. 
• B₇은 Instruction에서 하위 12비트의 값이 0 0 0 0 1 0 0 0 0 0 0 0 인 것이고, B₆는 Instruction에서 하위 12비트의 값이 0 0 0 0 0 1 0 0 0 0 0 0 인 것이기 때문에 서로 베타적이다. 따라서 B의 특정 값이 1이면 나머지는 모두 0이 된다.  

결과적으로 J K의 값이 1 1이 되는 경우 없이 1로 Set 되거나 0으로 Clear되는 경우들만 있다. 

---

 

5. Common Bus system의 설계

: Select0, 1, 2는 어떻게 결정한 것인가? 8x3 Encoder를 사용!

 

 

 

 

• x₁ → AR
• x₂ → PC
• x₃ → DR
• x₄ → AC
• x₅ → IR
• x₆ → TR
• x₇ →  Memory

 

이렇게 x에 따라서 Register의 값이 매핑된다. 예를 들어 X₁을 설계한다고 하면, AR를 읽어오는 것과 관련된 모든 수식을 X₁에 연결해준다.

 

 

 

 

 

Memory Read관련 부분인 X₇도 위의 예시와 같이 모든 수식을 연결해주면 아래와 같은 결과가 나온다.